PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-111887

(43) Date of publication of application: 08.04.2004

(51)Int.CI.

H01L 43/08 G11C 11/15 H01L 27/105

(21)Application number: 2002-307686

(71)Applicant: TDK CORP

(22)Date of filing:

13.09.2002


(72)Inventor: EZAKI KIICHIROU

KOGA KEIJI KAKINUMA YUJI

(54) MAGNETORESISTANCE EFFECT ELEMENT, MAGNETIC MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a magnetic memory device capable of efficiently using a much stronger magnetic field, and executing stable writing and a magnetic resistance effect element mounted on the magnetic memory device, and to provide a method for easily manufacturing the magnetic memory device. SOLUTION: This magnetic memory device is provided with a laminate constituted of a magnetosensitive layer whose magnetizing direction is changed due to an external magnetic field, so that currents can run to a direction vertical to the laminated surface and a circular magnetic layer arranged on one surface side of the laminate with its direction along the laminated surface as an axial direction, and constituted so as to be put through by a plurality of wires. Thus, a closed magnetic path can be formed by making currents run through the plurality of wires, and the inversion of magnetization in the magnetosensitive layer can be much more efficiently executed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-111887 (P2004-111887A)

最終頁に続く

(43) 公開日 平成16年4月8日 (2004. 4. 8)

FI			テーマコート	· (20-21)	
HO1L	43/08	Z	5F083		
G11C	11/15	110			
G11C	11/15	120			
HO1L	27/10	447			
	審査請求	未請求	請求項の数 33 書面	(全 35 頁)	
·顾2002-307686 (P2002-307686) ·赫14年9月13日 (2002-9-13)	(71) 出願人				
7011-107113H (2002. 0. 10)				3番1号	
	(74) 代理人		• • • • • • • • • • • • • • • • • • • •		
	, , , , , ,	弁理士	三反崎 泰司		
	(74) 代理人				
	(72) 発明者		-		
\				3台1万 フ	
	(mo) 9000 da				
	(72) 羌明石		- ••	O#46.1 EL #	
	G11C G11C HO1L M2002-307686 (P2002-307686) 成14年9月13日 (2002. 9.13)	G11C 11/15 HO1L 27/10 審查請求 顧2002-307686 (P2002-307686)	G11C 11/15 110 G11C 11/15 120 HO1L 27/10 447 審査請求 未請求 歴2002-307686 (P2002-307686) 成14年9月13日 (2002. 9.13) (71) 出願人 000005 東京都 (74) 代理人 100105 弁理士 (74) 代理人 100096 弁理士 (72) 発明者 江▲齢 東京都 イーラ (72) 発明者 江本齢	G11C 11/15 110 G11C 11/15 120 HO1L 27/10 447 審査請求 未請求 請求項の数 33 審面 歴2002-307686 (P2002-307686) 成14年9月13日 (2002. 9. 13) (71) 出願人 000003067 TDK株式会社 東京都中央区日本橋1丁目1 (74) 代理人 100109656 弁理士 三反崎 泰司 (74) 代理人 100098785 弁理士 藤島 洋一郎 (72) 発明者 江▲崎▼ 城一朗 東京都中央区日本橋一丁目1 ィーディーケイ株式会社内	

(54) 【発明の名称】磁気抵抗効果素子および磁気メモリデバイスならびにそれらの製造方法


(57)【要約】

【課題】より強力な磁界を効率よく利用し、安定した書込が可能な磁気メモリデバイスおよびそれに搭載される磁気抵抗効果素子を提供する。さらに、そのような磁気メモリデバイスを容易に製造するための方法を提供する

【解決手段】外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、この積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれるように構成された環状磁性層とを備えるようにしたので、複数の導線に電流を流すことによって閉じた磁路を形成することができ、感磁層における磁化の反転をより効率よく行うことができる。

【選択図】

図6



【特許請求の範囲】

【請求項1】

外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、

前記積層体の一方の面側に、前記積層面に沿った方向を軸方向とするように配設されると 共に、複数の導線によって貫かれるように構成された環状磁性層と

を備えたことを特徴とする磁気抵抗効果素子。

【請求項2】

前記積層体が、前記環状磁性層と電気的に接続されていることを特徴とする請求項1に記載の磁気抵抗効果素子。

10

【請求項3】

前記複数の導線は、前記環状磁性層を貫く領域において互いに平行に延びていることを特徴とする請求項1または請求項2に記載の磁気抵抗効果素子。

【請求項4】

前記環状磁性層の一部が前記感磁層を兼ねている

ことを特徴とする請求項1ないし請求項3のいずれか1項に記載の磁気抵抗効果素子。

【請求項5】

前記感磁層は、前記環状磁性層とは別体に設けられ、

前記感磁層と前記環状磁性層とが磁気的に交換結合している

ことを特徴とする請求項1ないし請求項3のいずれか1項に記載の磁気抵抗効果素子。

20

【請求項6】

前記感磁層と前記環状磁性層との間に、前記感磁層と前記環状磁性層とを反強磁性結合させるための非磁性導電層が配設されている

ことを特徴とする請求項5に記載の磁気抵抗効果素子。

【請求項7】

前記感磁層が前記環状磁性層よりも大きな保磁力を有する

ことを特徴とする請求項1ないし請求項3のいずれか1項、または請求項5もしくは請求 項6に記載の磁気抵抗効果素子。

【請求項8】

前記積層体は、

30

非磁性層と、

前記非磁性層の一方側に積層され磁化方向の固定された第1の磁性層と、

前記非磁性層の前記第1の磁性層と反対側に積層され、前記感磁層として機能する第2の 磁性層と

を含み、

前記積層体に流れる電流に基づいて情報が検出される

ことを特徴とする請求項1ないし請求項7のいずれか1項に記載の磁気抵抗効果素子。

【請求項9】

前記第1の磁性層が前記第2の磁性層よりも大きな保磁力を有する

ことを特徴とする請求項8に記載の磁気抵抗効果素子。

40

【請求項10】

前記第1の磁性層の前記非磁性層とは反対側に、第1の磁性層と交換結合した反強磁性の 第3の磁性層が配設されている

ことを特徴とする請求項8または請求項9に記載の磁気抵抗効果素子。

【請求項11】

前記第1の磁性層と前記非磁性層との間に、第1の磁性層と交換結合した第4の磁性層が 配設されている

ことを特徴とする請求項8ないし請求項10のいずれか1項に記載の磁気抵抗効果素子。

【請求項12】 前記第1の磁性層と前記第4の磁性層との間に、第1の磁性層と第4の磁性層とを反強磁 50 性結合させるための第2の非磁性導電層が配設されていることを特徴とする請求項11に記載の磁気抵抗効果素子。

【請求項13】

前記非磁性層が、トンネル効果を生じさせ得る絶縁層からなる

ことを特徴とする請求項8ないし請求項12のいずれか1項に記載の磁気抵抗効果素子。

【請求項14】

複数の第1の書込線と、

前記複数の第1の書込線とそれぞれ交差するように延びる複数の第2の書込線と、

外部磁界によって磁化方向が変化する感磁層を含み積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含む複数の磁気抵抗効果素子と

を備え、

前記磁気抵抗効果素子は、前記積層体の一方の面側に前記積層面に沿った方向を軸方向と するように配設されると共に第1の書込線および第2の書込線によって貫かれるように構 成された環状磁性層、を含むことを特徴とする磁気メモリデバイス。

【請求項15】

前記積層体が、前記環状磁性層と電気的に接続されていることを特徴とする請求項14に 記載の磁気メモリデバイス。

【請求項16】

前記第1の書込線と第2の書込線とは、前記環状磁性層を貫く領域において互いに平行に 延びている

ことを特徴とする請求項14または請求項15に記載の磁気メモリデバイス。

【請求項17】

前記環状磁性層の一部が前記感磁層を兼ねている

ことを特徴とする請求項14ないし請求項16のいずれか1項に記載の磁気メモリデバイス。

【請求項18】

前記感磁層が前記環状磁性層とは別体に設けられ、

前記感磁層と前記環状磁性層とが磁気的に交換結合している

ことを特徴とする請求項14または請求項16のいずれか1項に記載の磁気メモリデバイス。

30

20

10

【請求項19】

前記感磁層と前記環状磁性層との間に、前記感磁層と前記環状磁性層とを反強磁性結合させるための非磁性導電層が配設されている

ことを特徴とする請求項18に記載の磁気メモリデバイス。

【請求項20】

前記積層体は、

非磁性層と、

前記非磁性層の一方側に積層され磁化方向の固定された第1の磁性層と、

前記非磁性層の前記第1の磁性層と反対側に積層されて前記感磁層として機能する第2の 磁性層と

を含み、

前記積層体に流れる電流に基づいて情報が検出される

ことを特徴とする請求項14ないし請求項19のいずれか1項に記載の磁気メモリデバイス。

【請求項21】

前記第2の磁性層が前記環状磁性層よりも大きな保磁力を有することを特徴とする請求項20に記載の磁気メモリデバイス。

【請求項22】

前記第1の磁性層が前記第2の磁性層よりも大きな保磁力を有する ことを特徴とする請求項20または請求項21に記載の磁気メモリデバイス。

50

【請求項23】

前記第1の磁性層の前記非磁性層とは反対側に、第1の磁性層と交換結合した反強磁性の 第3の磁性層が配設されている

ことを特徴とする請求項20ないし請求項22のいずれか1項に記載の磁気メモリデバイス。

【請求項24】

前記第1の磁性層と前記非磁性層との間に、第1の磁性層と交換結合した第4の磁性層が 配設されている

ことを特徴とする請求項20ないし請求項23に記載の磁気メモリデバイス。

【請求項25】

前記第1の磁性層と前記第4の磁性層との間に、第1の磁性層と第4の磁性層とを反強磁性結合させるための第2の非磁性導電層が配設されている

ことを特徴とする請求項24に記載の磁気メモリデバイス。

【請求項26】

前記非磁性層が、トンネル効果を生じさせ得る絶縁層からなる

ことを特徴とする請求項20ないし請求項25のいずれか1項に記載の磁気メモリデバイス。

【請求項27】

前記第1および第2の書込線における互いに平行に延びている平行部分は、第1および第 2の書込線の少なくとも一方を屈曲させることにより形成されている

ことを特徴とする請求項16に記載の磁気メモリデバイス。

【請求項28】

前記第1および第2の書込線のうちの一方が矩形波状に延在すると共に、他方が直線状に 延在し、

前記矩形波状の立ち上がり部分および立ち下がり部分が、前記平行部分に対応していることを特徴とする請求項27に記載の磁気メモリデバイス。

【請求項29】

前記屈曲した第1または第2の書込線は、導電材料からなる層間接続層を介して互いに接続された2つの階層部分を含んで構成されていることを特徴とする請求項27または請求項28に記載の磁気メモリデバイス。

【請求項30】

各磁気抵抗効果素子における前記積層体の積層面に垂直な方向に読出電流を流すための複数の読出線を備え、

前記積層体に流れる電流に基づいて情報が読み出される

ことを特徴とする請求項14ないし請求項25のいずれか1項に記載の磁気メモリデバイス。

【請求項31】

複数の第1の書込線と、前記複数の第1の書込線とそれぞれ交差するように延びる複数の 第2の書込線とを含む書込線群と、

外部磁界によって磁化方向が変化する感磁層を含む積層体を有する磁気抵抗効果素子と を備えた磁気メモリデバイスを製造するための方法であって、

第1の絶縁層の上に前記第1の書込線を形成する工程と、

前記第1の書込線の一部とその周囲とを覆うように第2の絶縁層を形成する工程と、

前記第2の絶縁層の上に前記第2の書込線を形成する工程と、

前記第2の書込線をマスクとして前記第2の絶縁層および前記第1の書込線を選択的にエッチングして除去することにより、前記第1および第2の書込線が絶縁層を挟んで互いに 平行に延在する積層構造を自己整合的に形成する工程と

を含むことを特徴とする磁気メモリデバイスの製造方法。

【請求項32】

前記第1の書込線を形成する工程が、

10

20

30

前記第1の書込線のうち、前記第2の書込線と非平行な部分を形成する工程と、 前記第1の書込線のうちの前記第2の書込線と非平行な部分およびその周囲を覆うように 第3の絶縁層を形成する工程と、

前記第3の絶縁層に、前記第1の書込線のうちの前記第2の書込線と非平行な部分の端部 に接続するビアホールを形成したのち、このビアホールに導電材料を埋め込むことにより 、層間導通層を形成する工程と、

前記第3の絶縁層の上に、前記第1の書込線のうちの、前記積層構造に含まれる、前記第 2の書込線と平行な部分を、その端部が前記層間導通層の上部に接続されるように形成す る工程と

を含み、

前記第1の書込線のうち前記第2の書込線と非平行な部分と平行な部分との間を前記層間 導通層によって接続することにより、前記第1の書込線を積層方向に屈曲させて形成する ことを特徴とする請求項31に記載の磁気メモリデバイスの製造方法。

【請求項33】

前記磁気メモリデバイスが、前記第1の書込線と第2の書込線とが平行な部分の少なくと も一部を環状に取り囲む環状磁性層をさらに備える場合において、

前記第3の絶縁層の上方の、前記第1および第2の書込線における互いに平行な部分の少 なくとも一部に対応する領域に、第1の環状磁性層部分を選択的に形成する工程と、

前記第1および第2の書込線の平行な部分における前記積層構造を形成したのち、この積 層構造の側面および上面を覆うように第4の絶縁層を形成する工程と、

前記第4の絶縁層の側面および上面を選択的に覆うと共に前記第1の環状磁性層部分に連 結するように第2の環状磁性層部分を形成することにより、前記第1および第2の環状磁 性層部分からなる環状磁性層を形成する工程と

を含むことを特徴とする請求項32に記載の磁気メモリデバイスの製造方法。

【発明の詳細な説明】

[0 0 0 1]

【発明の属する技術分野】

本発明は、外部磁界によって磁化方向が変化する強磁性体を含む磁気抵抗効果素子ならび にその磁化方向の変化を利用して情報を記憶する磁気メモリデバイスおよびその製造方法 に関する。

[0002]

【従来の技術】

従来より、コンピュータや通信機器等の情報処理装置に用いられる汎用メモリとして、D RAMやSRAMなどの揮発性メモリが使用されている。これらの揮発性メモリにおいて は、記憶を保持するために絶えず電流を供給し、リフレッシュを行う必要がある。また、 電源を切るとすべての情報が失われるので、これら揮発性メモリの他に情報を記録するた めの手段として不揮発性のメモリを設ける必要があり、例えば、フラッシュEEPROM や磁気ハードディスク装置などが用いられる。

[0003]

これら不揮発性メモリにおいては、情報処理の高速化に伴って、アクセスの高速化が重要 40 な課題となっている。さらに、携帯情報機器の急速な普及および高性能化に伴い、いつで もどこでも情報処理が行える、いわゆる、ユビキタスコンピューティングを目指した情報 機器開発がが急速に進められている。このような情報機器開発の中心となるキーデバイス として、高速処理に対応した不揮発性メモリの開発が強く求められている。

[0004]

不揮発性メモリの高速化に有効な技術としては、強磁性層の磁化容易軸に沿った磁化方向 によって情報を記憶する磁気メモリ素子がマトリックス状に配列された磁気ランダムアク セスメモリ (以下、MRAM; Magnetic random access oryという。) が知られている。MRAMでは、2つの強磁性体における磁化方向の組 み合わせを利用して情報を記憶するようになっている。一方、記憶情報の読み出しは、あ 50

10

る基準となる方向に対し、磁化方向が平行である場合と反平行である場合とによって生じ る抵抗変化(すなわち、電流あるいは電圧の変化)を検知することによって行う。

[0005]

現在実用化されているMRAMは、巨大磁気抵抗(GMR;Giant magneto -resistive)効果を利用したものである。GMR効果が得られるGMR素子を 利用したMRAMとしては、米国特許第5343422号に記載されたものが知られてい る。GMR効果とは、磁化容易軸方向に沿った平行な2つの磁性層における磁化方向が、 互いに平行である場合に抵抗値が最小値となり、反平行の場合に最大値となる現象である 。GMR素子を用いたMRAMには、保磁力差型(擬似スピンバルブ型;Pseudo spin valve型)と、交換バイアス型 (スピンバルブ; spin valve型 10)とがある。保磁力差型のMRAMは、GMR素子が2つの強磁性層とそれらの間に挟ま れた非磁性層とを有し、2つの強磁性体の保磁力差を利用して情報の書込および読出を行 うものである。ここで、GMR素子が、例えば「ニッケル鉄合金(NiFe)/銅(Cu) /コバルト (Co) 」の構成を有する場合の抵抗変化率は、6~8%程度の小さな値で ある。一方、交換バイアス型のMRAMは、GMR素子が、反強磁性層との反強磁性結合 により磁化方向が固定された固定層と、外部磁界により磁化方向が変化するフリー層と、 それらの間に挟まれた非磁性層とを有し、固定層とフリー層との磁化方向の違いを利用し て情報の書込および読出を行うものである。例えば、GMR素子の構成を「白金マンガン (PtMn) /コバルト鉄 (CoFe) /銅 (Cu) / CoFe] とした場合の抵抗変化 率は10%程度であり保磁力差型よりも大きな値を示すが、さらなる記憶速度向上やアク 20 セス速度向上を達成するには不十分であった。

[0006]

これらの点を解決するために、トンネル磁気抵抗効果(以下、TMR効果という。)を利 用したTMR素子を有するMRAMが提案されている。TMR効果は、極薄の絶縁層(ト ンネルバリア層)を挟んだ2つの強磁性層間における磁化方向の相対角度により絶縁層を 通過して流れるトンネル電流が変化するという効果である。2つの強磁性層における磁化 方向が、互いに平行な場合に抵抗値が最小となり、互いに反平行の場合に最大となる。T MR効果を利用したMRAMでは、TMR素子が、例えば「CoFe/アルミニウム酸化 物/CoFe」という構成の場合、抵抗変化率が40%程度と高く、また、抵抗値も大き いためMOSFET等の半導体デバイスと組み合わせた場合のマッチングが取りやすい。 このため、GMR素子を有するMRAMと比較して、より高い出力が容易に得られ、記憶 容量やアクセス速度の向上が期待されている。TMR効果を利用したMRAMでは、導線 に電流を流すことにより発生する電流磁界により、TMR素子の磁性膜の磁化方向を所定 の方向に変化させることにより情報を記憶する方法が知られている。記憶情報の読み出す 方法としては、トンネルバリア層に垂直な方向に電流を流し、TMR素子の抵抗変化を検 出する方法が知られている。なお、TMR効果を用いたMRAMに関しては、米国特許第 5629922号あるいは、特開平9-91949号公報などに記載がある。

[0007]

【特許文献1】

米国特許第5343422号明細書

【特許文献 2】

米国特許第5629922号明細書

【特許文献3】

特開平9-91949号公報

[0008]

【発明が解決しようとする課題】

上記したように、TMR効果を利用したMRAMでは、GMR効果を利用したMRAMよ りも高出力化を達成することができる。しかしながら、上記のような40%程度の抵抗変 化率を示すTMR素子を用いたMRAMであっても、出力電圧は数十mV程度であるので 、より高密度な磁気メモリデバイスを実現するには不十分である。

[0009]

図32は、従来のTMR効果を利用した磁気メモリデバイスにおける構成を説明する平面 図であり、図33は、図32に対応する従来の磁気メモリデバイスの要部断面構成を示す ものである。読出および書込ワード線112,106とビット線105とが互いに直交し ており、その直交部分に挟まれるように第1磁性層102、トンネルバリア層103およ び第2磁性層104からなるTMR素子120が配設されている。このような、書込ビッ ト線105と書込ワード線106とが直交するタイプのMRAMでは、フリー層である第 2磁性層 104 における磁化方向を十分に揃えることができず、十分に安定した書込をお こなうことは困難であった。

[0 0 1 0]

また、TMR効果を利用したMRAMでは、直交配置された導線を流れる電流による誘導 磁界、すなわち電流磁界によって磁性膜の磁化方向を変えることにより、各々の記憶セル に情報の記憶を行うようになっているが、この電流磁界はオープンな(磁気的に特定の領 域に閉じ込められていない) 磁界であるので、低効率であると共に、隣接した記憶セルへ

[0011]

の悪影響も懸念される。

さらに、メモリセルをより高集積化して磁気メモリデバイスのさらなる高密度化を図る場 合、TMR素子の微小化が必須となるが、次のような問題が懸念される。すなわち、TM R素子における各磁性層のアスペクト比(厚み/積層面内方向の幅)が大きくなることに より反磁界が増大し、フリー層の磁化方向を変えるための磁界強度が増大してしまい、大 20 きな書込電流を必要とすると考えられる。

[0012]

本発明はかかる問題点に鑑みてなされたもので、本発明の第1の目的は、より強力な磁界 を効率よく利用し、安定した書込が可能な磁気メモリデバイスおよびそれに搭載される磁 気抵抗効果素子を提供することにある。第2の目的は、隣接した記憶セルに悪影響を及ぼ すことが少ない磁気メモリデバイスおよびそれに搭載される磁気抵抗効果素子を提供する ことにある。さらに、第3の目的は、そのような磁気メモリデバイスを容易に製造するた めの方法を提供することにある。

[0013]

【課題を解決するための手段】

本発明の磁気抵抗効果素子は、外部磁界によって磁化方向が変化する感磁層を含み、積層 面に垂直な方向に電流が流れるように構成された積層体と、この積層体の一方の面側に、 積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれ るように構成された環状磁性層とを備えるようにしたものである。本発明における「環状 」とは、磁気的かつ電気的に連続であると共に、閉じている状態を示す。したがって、環 状磁性層は、電流が流れないような絶縁体は含まないものの、製造工程において発生する 程度の酸化膜は含んでもよい。

[0014]

本発明の磁気抵抗効果素子では、上記構成により、複数の導線に電流を流すことによって 閉じた磁路を形成することができ、感磁層の磁化反転を効率的に行うことができる。

[0015]

本発明の磁気メモリデバイスは、複数の第1の書込線と、これら複数の第1の書込線とそ れぞれ交差するように延びる複数の第2の書込線と、外部磁界によって磁化方向が変化す る感磁層を含み積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含 む複数の磁気抵抗効果素子とを備え、この磁気抵抗効果素子は、積層体の一方の面側に積 層面に沿った方向を軸方向とするように配設されると共に第1の書込線および第2の書込 線によって貫かれるように構成された環状磁性層、を含むようにしたものである。

[0016]

本発明の磁気メモリデバイスでは、上記した構成により、第1および第2の書込線の双方 に電流を流すことによって閉じた磁路を形成することができ、磁気抵抗効果素子の感磁層 50

30

における磁化反転を効率的に行うことができる。

[0017]

本発明の磁気メモリデバイスの製造方法は、複数の第1の書込線と、これら複数の第1の書込線とそれぞれ交差するように延びる複数の第2の書込線とを含む書込線群と、外部磁界によって磁化方向が変化する感磁層を含む積層体を有する磁気抵抗効果素子とを備えた磁気メモリデバイスを製造するための方法であり、第1の絶縁層の上に第1の書込線を形成する工程と、第1の書込線の一部とその周囲とを覆うように第2の絶縁層を形成する工程と、この第2の絶縁層の上に第2の書込線を形成する工程と、この第2の書込線をマスクとして第2の絶縁層および第1の書込線を選択的にエッチングして除去することにより、第1および第2の書込線が絶縁層を挟んで互いに平行に延在する積層構造を自己整合的に形成する工程とを含むようにしたものである。ここで、積層構造において第1の書込線と第2の書込線とによって挟まれた絶縁層は、第2の絶縁層に対応する。さらに、本発明における平行とは、製造上の誤差範囲±10°を含むものである。

[0018]

本発明の磁気メモリデバイスの製造方法では、平行に延在する積層構造を自己整合的に形成する工程を含むようにしたので、アライメント精度の高い加工が可能となり、さらに、製造工程全体として簡略化を図ることができる。また、積層体が、環状磁性層と電気的に接続されていることが望ましい。

[0019]

本発明の磁気抵抗効果素子では、複数の導線が、環状磁性層を貫く領域において互いに平 20 行に延びるように構成されることが望ましい。こうすることにより、複数の導線に電流を流すことによって生じる合成磁界を、複数の書込線が互いに交差する場合よりも大きくすることができ、感磁層における磁化反転をより効率的に行うことができる。

[0020]

本発明の磁気抵抗効果素子では、環状磁性層の一部が感磁層を兼ねるように構成してもよい。あるいは、感磁層が、環状磁性層とは別体に設けられ、感磁層と環状磁性層とが磁気的に交換結合するようにしてもよい。さらに、感磁層と環状磁性層との間に、感磁層と環状磁性層とを反強磁性結合させるための非磁性導電層を配設するようにしてもよい。

[0021]

さらに、本発明の磁気抵抗効果素子では、積層体が、非磁性層と、この非磁性層の一方側 30 に積層され磁化方向の固定された第1の磁性層と、非磁性層の第1の磁性層と反対側に積層され外部磁界によって磁化方向が変化する感磁層として機能する第2の磁性層とを含み、積層体の積層面に垂直な方向に流れる電流に基づいて情報が検出されるようにしてもよい。この場合、非磁性層が、トンネル効果を生じさせ得る絶縁層からなるようにしてもよい。

[0022]

また、本発明の磁気抵抗効果素子では、感磁層が環状磁性層よりも大きな保磁力を有することが望ましい。これにより、感磁層の磁化方向がより安定化する。また、第1の磁性層の非磁性層とは反対側に、第1の磁性層と交換結合した反強磁性の第3の磁性層が配設されるようにしてもよい。また、第1の磁性層と非磁性層との間に、第1の磁性層と交換結合した第4の磁性層が配設されるようにしてもよい。この場合、第1の磁性層と第4の磁性層との間に、第1の磁性層と第4の磁性層とを反強磁性結合させるための第2の非磁性導電層が配設されるようにしてもよい。

[0 0 2 3]

本発明の磁気メモリデバイスでは、第1の書込線と第2の書込線とが、環状磁性層を貫く 領域において互いに平行に延びているように構成されることが望ましい。こうすることに より、第1および第2の導線に電流を流すことによって生じる合成磁界を、第1および第 2の書込線が互いに交差する場合よりも大きくすることができ、磁気抵抗効果素子の感磁 層における磁化反転をより効率的に行うことができる。

[0024]

本発明の磁気メモリデバイスでは、環状磁性層の一部が感磁層を兼ねるように構成しても よい。あるいは、感磁層が環状磁性層とは別体に設けられ、感磁層と環状磁性層とが磁気 的に交換結合するようにしてもよい。さらに、感磁層と環状磁性層との間に、感磁層と環 状磁性層とを反強磁性結合させるための非磁性導電層を配設するようにしてもよい。

[0025]

本発明の磁気メモリデバイスでは、積層体が、非磁性層と、この非磁性層の一方側に積層 され磁化方向の固定された第1の磁性層と、非磁性層の第1の磁性層と反対側に積層され て感磁層として機能する第2の磁性層とを含み、積層体の積層面に垂直な方向に流れる電 流に基づいて第2の磁性層の磁化方向が検出されるようにしてもよい。この場合、第2の 磁性層が環状磁性層よりも大きな保磁力を有することが望ましい。これにより、第2の磁 10 性層の磁化方向がより安定化するからである。さらに、この場合、第1の磁性層が第2の 磁性層よりも大きな保磁力を有することが望ましい。これは、第1の磁性層における磁化 方向が一定方向に維持されるからである。

[0026]

本発明の磁気メモリデバイスでは、上記の場合、さらに第1の磁性層の非磁性層とは反対 側に、第1の磁性層と交換結合した反強磁性の第3の磁性層が配設されるようにすると共 に、第1の磁性層と非磁性層との間に、第1の磁性層と交換結合した第4の磁性層が配設 されるようにしてもよい。さらに、第1の磁性層と第4の磁性層との間に、第1の磁性層 と第4の磁性層とを反強磁性結合させるための非磁性層導電層が配設されるようにしても よい。

[0027]

また、本発明の磁気メモリデバイスでは、非磁性層が、トンネル効果を生じさせ得る絶縁 層からなるように構成してもよい。

[0 0 2 8]

さらにまた、本発明の磁気メモリデバイスでは、第1および第2の書込線における互いに 平行に延びている平行部分が、第1および第2の書込線の少なくとも一方を屈曲させるこ とにより形成されていてもよい。その場合、第1および第2の書込線のうちの一方が矩形 波状に延在すると共に、他方が直線状に延在し、矩形波状の立ち上がり部分および立ち下 がり部分が平行部分に対応するようにすることができる。この場合、屈曲した第1または 第2の書込線が、導電材料からなる層間接続層を介して互いに接続された2つの階層部分 30 を含んで構成されていてもよい。

[0029]

さらに、本発明の磁気メモリデバイスでは、各磁気抵抗効果素子における積層体の積層面 に垂直な方向に読出電流を流すための複数の読出線を備え、積層体に流れる電流に基づい て感磁層の磁化方向が検出されて情報が読み出されるようにしてもよい。

[0030]

本発明の磁気メモリデバイスの製造方法では、第1の書込線を形成する工程が、第1の書 込線のうち、第2の書込線と非平行な部分を形成する工程と、第1の書込線のうちの第2 の書込線と非平行な部分およびその周囲を覆うように第3の絶縁層を形成する工程と、第 3の絶縁層に、第1の書込線のうち第2の書込線と非平行な部分の端部に接続するビアホ 40 ールを形成したのち、このビアホールに導電材料を埋め込むことにより、層間導通層を形 成する工程と、第3の絶縁層の上に、第1の書込線のうちの、その端部が層間導通層の上 部に接続されるように形成する工程とを含み、第1の書込線のうち第2の書込線と非平行 な部分と平行部分との間を層間導通層によって接続することにより、第1の書込線を、膜 面方向のみならず積層方向においても屈曲させて形成するようにしてもよい。

[0031]

本発明の磁気メモリデバイスの製造方法では、さらに、磁気メモリデバイスが、第1の書 込線と第2の書込線とが平行な部分の少なくとも一部を環状に取り囲む環状磁性層をさら に備える場合において、第3の絶縁層の上方の、第1および第2の書込線における互いに 平行な部分の少なくとも一部に対応する領域に、第1の環状磁性層部分を選択的に形成す 50

る工程と、第1および第2の書込線の平行な部分における積層構造を形成したのち、この 積層構造の側面および上面を覆うように第4の絶縁層を形成する工程と、第4の絶縁層の 側面および上面を選択的に覆うと共に第1の環状磁性層部分に連結するように第2の環状 磁性層部分を形成することにより、第1および第2の環状磁性層部分からなる環状磁性層 を形成する工程とを含むようにしてもよい。

[0032]

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

[0033]

[第1の実施の形態]

まず、図1ないし図7を参照して第1の実施の形態に係る磁気メモリデバイスの構成について説明する。

[0034]

図1は、本実施の形態における磁気メモリデバイスの全体構成を表すものである。磁気メモリデバイスは、アドレスバッファ51と、データバッファ52と、制御ロジック53と、記憶セル群54と、第1の駆動制御回路部56と、第2の駆動制御回路部58と、外部アドレス入力端子A0~A20と、外部データ端子D0~D7とを備えている。

[0035]

記憶セル群54は、トンネル磁気抵抗効果素子(以下、TMR素子という。)を備えた記憶セル1が、互いに直交するワード線方向(X方向)およびビット線方向(Y方向)に多 20 数、配列されたマトリックス構造を有している。記憶セル1は、磁気メモリデバイスにおいてデータを記憶する最小単位であるが、これについては後に詳述する。

[0036]

アドレスバッファ51は、外部からのアドレス信号を外部アドレス入力端子A0~A20から取り込み、内部に備えたバッファ増幅器により第1および第2の駆動制御回路部56,58内のアドレスデコーダ回路56A,58Bにおいて必要となる電圧レベルまで増幅するものである。さらに、アドレスバッファ51は、その増幅したアドレス信号を2つに分け、X方向アドレス線55を介して第1の駆動制御回路部56に出力すると共に、Y方向アドレス線57を介して第2の駆動制御回路部58に出力するように機能する。

[0037]

データバッファ 5 2 は、記憶セル群 5 4 に記憶された情報信号を読み出す際に記録された情報信号を内部に備えたバッファ増幅器によって増幅したのち、外部データ端子D 0 ~ D 7 に低インピーダンスで出力するものである。さらに、記憶セル群 5 4 への書込動作を行う際には、外部データ端子D 0 ~ D 7 の信号電圧を取り込んで、内部バッファ増幅器によって第1および第2の駆動制御回路部 5 6 , 5 8 内のカレントドライブ回路 5 6 C , 5 8 C において必要となる電圧レベルまで増幅したのち、X 方向書込用データバス 6 0 および Y 方向書込用データバス 6 1 を介してカレントドライブ回路 5 6 C , 5 8 C に伝達するように機能する。

[0.038]

制御ロジック部53は、複数の記憶セル群54のなかから読出および書込対象とするもの ⁴⁰ を選択するチップセレクト端子CSからの信号電圧と、書込許可信号を出力するように機能するライトイネーブル端子WEからの信号電圧とを取り込み、データバッファ52に向けて出力制御信号53Aを出力するように機能する。

[0039]

第1の駆動制御回路部56は、Y方向におけるアドレスデコーダ回路56A、センスアンプ回路56Bおよびカレントドライブ回路56Cを有し、第2の駆動制御回路部58は、 X方向におけるアドレスデコーダ回路58A、定電流回路58Bおよびカレントドライブ 回路58Cを有するものである。

[0040]

アドレスデコーダ回路56A,58Aは、入力されたアドレス信号に応じた後出のワード 50

10

30

デコード線71 X およびビットデコード線71 Y を選択するものである。センスアンプ回路56 B および定電流回路58 B は読出動作を行う際に駆動する回路であり、カレントドライブ回路56C,58Cは書込動作を行う際に駆動する回路である。

[0041]

センスアンプ回路 5 6 B と記憶セル群 5 4 とは、読出動作の際にセンス電流が流れる複数のビットデコード線 7 1 Y によって接続されている。同様に、定電流回路 5 8 B と、記憶セル群 5 4 とは、読出動作の際にセンス電流が流れる後出の複数のワードデコード線 7 1 X によって接続されている。

[0042]

カレントドライブ回路 5 6 C と記憶セル群 5 4 とは、書込動作の際に必要となる後出の書 10 込ビット線 5 を介して接続されている。同様に、カレントドライブ回路 5 8 C と記憶セル 群 5 4 とは、書込動作の際に必要となる後出の書込ワード線 6 を介して接続されている。

[0043]

Y方向読出用データバス62は、Y方向のセンスアンプ回路56Bからの出力をデータバッファ52の出力バッファ52Bに伝達するように機能するものである。

[0 0 4 4]

図2は、記憶セル群54における複数の書込ビット線5、書込ワード線6および記憶セル1の位置関係を概念的に表したものである。図2に示したように、一方の書込ワード線6が矩形波状に延在すると共に、他方の書込ビット線5が直線状に延在している。書込ワード線6における矩形波状の立ち上がり部分および立ち下がり部分は、書込ビット線5と共20に複数の平行部分10を形成している。記憶セル1は、それぞれの平行部分10の少なくとも一部を囲むように、書込ビット線5と書込ワード線6との交差する領域に設けられている。ここで、交差する領域に記憶セル1が設けられているということは、交差点の隣に記憶セル1が設けられている場合も含んでいる。書込ビット線5および書込ワード線6には、それぞれカレントドライブ回路56C,58Cからの電流が流れるようになっている。これら書込ビット線5および書込ワード線6を用いた記憶セル1に対する書込動作については後述する。

[0045]

次に、図3を参照して、本実施の形態の磁気メモリデバイスにおける読出動作に係わる回 路構成について説明する。

[0046]

図3は、読出動作に係わる部分の要部回路構成を示すものである。記憶セル群54では、 X方向に延び、Y方向に等間隔に並んだ複数の読出ワード線12と、Y方向に延び、X方 向に等間隔に並んだ複数の読出ビット線13とが直交して格子状に配置されている。読出 ワード線12と読出ビット線13とが直交したそれぞれの領域に、複数の記憶セル1が等 間隔で配置されている。各々の記憶セル1は、その一端が読出ワード線12にそれぞれ接 続されると共に他端が読出ビット線13にそれぞれ接続されている。

[0047]

各々の記憶セル1には、TMR素子20が形成されている。TMR素子20は、内部の2つの強磁性層における磁化方向によって、高抵抗状態または低抵抗状態のいずれかの状態 40が選択されるようになっている。記憶セル1の詳細については、後述する。

[0048]

読出ワード線12の一端は、それぞれワード線選択スイッチ74が接続されている。このワード線選択スイッチ74は、ワードデコード線71Xと接続されるとともに、電流制限抵抗76とも接続されており、いずれかを選択するようになっている。電流制限抵抗76は、読出電流の大きさを調整する機能を有しており、ワード線選択スイッチ74とは反対側の端部は、接地されている。読出ビット線13の一端は、それぞれビット線選択スイッチ73に接続され、他端はそれぞれ接地されている。ビット線選択スイッチ73は、ビットデコード線71Yと接続されるとともに、電流電圧変換抵抗72とも接続されており、いずれかを選択するようになっている。この電流電圧変換抵抗72は、読出電流を電圧変

化として取り出すように機能する。

[0049]

このような回路構成を有する磁気メモリデバイスでは、各TMR素子20における第1磁性層2と環状磁性層4の一部として構成された感磁層とトンネルバリア層3とを含む積層体の積層面に垂直な方向に読出電流を流し、この読出電流に基づいて環状磁性層4の磁化方向が検出されて情報が読み出される。この環状磁性層4は、後出の図7に示すように環状磁性層4単体に注目した場合の開孔方向、すなわち環状磁性層4の軸方向が、積層体であるTMR素子20の積層面に沿った方向となるように構成されている。このような環状磁性層4の構成は、後述する他の実施の形態、変形例および実施例においても同様である。具体的な読出動作については後述する。

10

[0050]

続いて、図4ないし図7 (A) を参照して磁気メモリデバイスの詳細な構成について説明する。

[0051]

図4および図5は、記憶セル群54の要部平面構成を表すものである。図4に示した書込ビット線5,書込ワード線6および記憶セル1は、図2と対応するものである。図6は、記憶セル1の拡大斜視図である。図7(A)は、図4に示した記憶セル1のA-A線に沿った切断面の構成を示す断面図である。

[0052]

図4に示したように、本実施の形態の磁気メモリデバイスは、複数の書込ビット線5と、この複数の書込ビット線5とそれぞれ交差するように延びる複数の書込ワード線6とを含んでいる。磁気メモリデバイスは、書込ビット線5および書込ワード線6の交差する領域に、これら書込ビット線5および書込ワード線6が互いに平行に延在する平行部分10を有するように構成されている。さらに、TMR素子20が平行部分10に配置され、これらの平行部分10における書込ビット線5および書込ワード線6の双方を流れる電流により生ずる磁界(すなわち、環状磁性層4においては外部磁界)によってTMR素子20の一部をなす環状磁性層4の磁化方向が変化して情報が記憶されるようになっている。

[0053]

具体的には、図4に示したように、Y方向に延びる直線状の複数の書込ビット線5がX方向に等間隔に並んでおり、この複数の書込ビット線5とそれぞれ交差するように、XY平 30 面内において矩形波状に延在した書込ワード線6が形成されている。書込ワード線6の、矩形波状の立ち上がり部分および立ち下がり部分が、書込ビット線と平行部分10を形成している。平行部分10では、書込ビット線5と書込ワード線6とはXY平面においてほぼ一致した位置に形成されているが、書込ビット線5と書込ワード線6とはZ軸方向に一定の間隔を有するように構成されている。なお、図4においては、書込ワード線6の形状を見易くするため、一部の書込ビット線5を省略して図示している。

[0054]

さらに、図6に示したように、書込ワード線6は、2方向において異なる面に形成された2つの階層部分、すなわち、上部書込ワード線6Uと下部書込ビット線6Bとを有し、それぞれが、例えばアルミニウム (Al) などの導電材料からなる層間接続層17を介して互いに接続されている。この層間接続層17が、本発明における「層間導通層」の一具体例である。なお、図6では、読出ワード線13の図示は省略している。

40

[0055]

複数の書込ビット線5の両端には、それぞれ書込ビット線引出電極42が設けられている。書込ビット線引出電極42は、それぞれ一方がカレントドライブ回路56Cに接続され、他方が最終的に接地されるように接続されている。同様に、複数の書込ワード線6の両端には、それぞれ書込ワード線引出電極41が設けられている。書込ワード線引出電極41は、それぞれ一方がカレントドライブ回路58Cに接続され、他方が最終的に接地されるように接続されている。

[0056]

図4に示したように配置された記憶セル1は、図5に示したように、XY平面における複 数の読出ワード線12と複数の読出ビット線13との各交差点に配設されている。ここで 、記憶セル1の上面(TMR素子20側)が読出ビット線13と接し、下面(TMR素子 20とは反対側)が読出ワード線12と接している。

[0057]

図7 (A) は、図4および図6に示した記憶セル1の、A-A切断線における断面構成を 表すものである。

[0058]

図7(A)に示したように、記憶セル1は、TMR素子20と書込ビット線5と書込ワー ド線6と絶縁膜7とを有し、読出ワード線12と読出ビット線13との間に挟まれるよう 10 に形成されている。TMR素子20は、環状に形成され、複数の導線によって貫かれるよ うに構成された環状磁性層4と、この環状磁性層4の一部として構成された感磁層を含み 、積層面に垂直な方向に電流が流れるように構成された積層体とを備えている。具体的に は、TMR素子20は、積層体が、トンネルバリア層3と、このトンネルバリア層3の一 方側に積層され磁化方向の固定された第1磁性層2と、トンネルバリア層3の第1磁性層 2と反対側に積層され外部磁界によって磁化方向が変化する感磁層として機能する環状磁 性層4の一部とを含み、この積層体の積層面に垂直な方向に流れる電流に基づいて感磁層 としての環状磁性層 4 の磁化方向が検出される。

[0059]

TMR素子20は、第1磁性層2と環状磁性層(感磁層) 4との間に、積層面に垂直方向 20 に電圧を印加すると、例えば第1磁性層2の電子がトンネルバリア層3を突き抜けて環状 磁性層(感磁層)4に移動してトンネル電流が流れるようになっている。このトンネル電 流は、トンネルバリア層3との界面部分における第1磁性層2のスピンと環状磁性層(感 磁層) 4のスピンとの相対的な角度によって変化する。すなわち、第1磁性層2のスピン と環状磁性層 (感磁層) 4のスピンとが互いに平行な場合に抵抗値が最小となり、反平行 のときに抵抗値が最大となる。これらの抵抗値を用いて、磁気抵抗変化率(MR比)が、 式(1)のように定義される。

[0060]

(MR比) = dR/R ······(1)

[0061]

ここで、「dR」が、スピンが互いに平行である場合と反平行である場合との抵抗値の差 であり、「R」が、スピンが互いに反平行である場合における抵抗値である。

[0062]

トンネル電流に対する抵抗値(以下、トンネル抵抗Rtという。)は、トンネルバリア層 3の膜厚Tに強く依存する。トンネル抵抗R t は、低電圧領域では、式(2)に示したよ うに、トンネルバリア層3の膜厚Tに対して指数関数的に増加する。

[0063]

Rt \propto exp $(2\chi^{T})$, $\chi = \{8\pi^{2} m^{*} (\phi \cdot Ef)^{0} \cdot 5\} / h \cdots (2)$

[0064]

ここで、「ø」はバリア高さ、「m*」は電子の有効質量、「Ef」はフェルミエネルギ 40 ー、hはプランク定数を表す。一般的に、TMR素子を用いたメモリ素子では、トランジ スタなどの半導体デバイスとのマッチングを図るため、トンネル抵抗Rtは、数10kΩ · (μm) 2程度が適当とされる。しかし、磁気メモリデバイスにおける高密度化および 動作の高速度化を図るためには、トンネル抵抗Rtは、10kΩ・(μm)²以下、さら に好ましくは $1 k \Omega \cdot (\mu m)^2$ 以下とすることが好ましい。したがって、上記のトンネ ル抵抗R t を実現するために、トンネルバリア層 3 の厚みTを 2 n m以下、さらに好まし くは1.5 nm以下とすることが望ましい。

[0065]

トンネルバリア層3の厚みTを薄くすることにより、トンネル抵抗Rtを低減することが できる一方で、第1磁性層2および環状磁性層(感磁層)4との接合界面の凹凸に起因す 50

るリーク電流が生じるのでMR比が低下してしまう。これを防止するため、トンネルバリア層3の厚みTは、リーク電流が流れない程度の厚みを有する必要があり、具体的には0.3 nm以上の厚みであることが望ましい。

[0066]

図7(A)に示したTMR素子20は、保磁力差型構造を有し、第1磁性層2の保磁力のほうが、環状磁性層(感磁層)4の保磁力よりも大きくなるように構成されていることが望ましい。具体的には、第1磁性層2の保磁力は、 $(50/4\pi)\times10^3$ A/mよりも大きいことが望ましく、特に $(100/4\pi)\times10^3$ A/m以上であることが望ましい。こうすることにより、第1磁性層2における磁化方向が外部憂乱磁界等の不要な磁界の影響を受けるのを防止することができる。第1磁性層2は、例えば、5 nmの厚みのコバルト鉄合金(CoFe)からなる。他に、単体のコバルト(Co)や、コバルト白金合金(CoPt)、ニッケル鉄コバルト合金(NiFeCo)等を第1磁性層2に適用することが可能である。また、第1磁性層2および環状磁性層(感磁層)4の磁化容易軸は、第1磁性層2と環状磁性層(感磁層)4との磁化方向が互いに平行または反平行となる状態で安定化するようにするため、平行であることが望ましい。

[0067]

環状磁性層 (感磁層) 4は、書込ビット線5および書込ワード線6における平行部分10 、すなわち、環状磁性層(感磁層) 4 を貫く領域の少なくとも一部を環状に取り囲むよう に延在しており、この平行部分10を流れる電流によって環状磁性層4内部に還流磁界が 生ずるように構成されている。この環状磁性層 4 は、情報を記憶する記憶層であり、上記 ²⁰ 還流磁界によって環状磁性層4の磁化方向が反転され、情報の記憶がなされる。環状磁性 層4は、例えば、ニッケル鉄合金(NiFe)からなり、TMR素子20の一部をなす感 磁層としての部分における断面方向の厚みが20mmである。さらに環状磁性層4の保磁 力は、(50/4π)×10°A/m以上(100/4π)×10°A/m以下の範囲で あり、第1磁性層2の保磁力よりも小さくなるように構成されていることが望ましい。 (50/4π)×10° A/m未満の保磁力では、環状磁性層 4 における磁化方向が外部憂 乱磁界等の不要な磁界により乱されることがあるからである。一方、(100/4π)× 10°A/mを越えるような保磁力では、書込電流の増大に起因する発熱により、TMR 素子20自体の劣化が生じてしまう可能性があるからである。また、書込ビット線5およ び書込ワード線6による電流磁界を環状磁性層4に集中させるために、環状磁性層4の透 30 磁率はより大きい方が好ましい。具体的には、2000以上であり、より好ましくは60 00以上である。

[0068]

書込ビット線5および書込ワード線6は、いずれも、10 nm厚のチタン(Ti)と、10 nm厚の窒化チタン(TiN)と500 nm厚のアルミニウム(Al)とが順に積層された構造を有し、絶縁膜7によって、互いに電気的に絶縁されている。書込ビット線5および書込ワード線6は、例えば、アルミニウム(Al)、銅(Cu)およびタングステン(W)のうちの少なくとも1種からなるようにしてもよい。

[0069]

次に、本実施の形態の磁気メモリデバイスにおける動作について説明する。

40

[0070]

まず、図2および図7 (B), (C)を参照して、記憶セル1における書込動作について説明する。図7 (B), (C)は、図4および図6に示した記憶セル1の、A-A切断線における断面であって、電流方向と磁化方向との関係を表すものである。

[0071]

図7 (B), (C) は、記憶セル1を通過する互いに平行な書込ビット線5および書込ワード線6に、互いに同一な方向に書込電流が流れる場合を示し、図2における記憶セル1Aの状態に対応する。図7 (B) は、紙面に垂直な方向に手前から奥へ向かって(Y方向へ)書込電流が流れる場合を示し、環状磁性層4の内部を時計回り方向に還流磁界が発生している。一方、図7 (C) は、紙面に垂直な方向に奥から手前へ向かって(-Y方向へ 50

)書込電流が流れる場合を示し、環状磁性層(感磁層)4の内部を反時計回り方向に還流磁界が発生している。このように書込ビット線5および書込ワード線6に、同一方向に電流が流れると、環状磁性層4の磁化方向は反転し、0または1を記録する。例えば、図7(B)の状態を0とした場合、図7(C)の状態を1として識別する。ここで、図2に示した記憶セル1Bの状態のように互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流れた場合には環状磁性層4の磁化方向は反転せず、データの書き換えは行われないようになっている。

[0072]

次に、図1および図3を参照して、磁気メモリデバイスにおける読出動作について説明する。まず、第1の駆動制御回路部56におけるアドレスデコーダ回路56Aにより、複数のビットデコード線71Yのうちの1つが選択され、対応する箇所のビット線選択スイッチ73が駆動される。選択されたビット線選択スイッチ73は通電状態となり、読出ビット線13に読出電流が流れ、記憶セル1のTMR素子20の側に正の電位が与えられる。同様に第2の駆動制御回路部58におけるアドレスデコーダ回路58Aにより、複数のワードデコード線71Xのうちの1つが選択され、対応する箇所のワード線選択スイッチ74が駆動される。選択されたワード線選択スイッチ74は通電状態となり、読出ワード線12に読出電流が流れ、記憶セル1のTMR素子20とは反対側に負の電位が与えられる。したがって、アドレスデコーダ回路56Aおよびアドレスデコーダ回路58Aによって選択された1つの記憶セル1に対し、読出に必要な読出電流を流すことができる。この読出電流に基づいて、環状磁性層(感磁層)4の磁化方向を検出し、記憶された情報を読み 20 出すことができる。

[0073]

本実施の形態の磁気メモリデバイスでは、上記の構成により、環状に形成され、書込ビット線5および書込ワード線6によって貫かれるように構成された環状磁性層(感磁層)4を含み、積層面に垂直な方向に電流が流れるように構成された積層体とを備えるようにたので、書込ビット線5および書込ワード線6の双方に電流を流すことによって閉じた磁路を形成することができる、TMR素子20の環状磁性層(感磁層)4における磁化反転を効率的に行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対して、磁気的な影響を低減することができる。さらに、書込ビット線5と書込ワード線6とが、環状磁性層(感磁層)4を貫く領域において互いに平行に延びるように構成したので、書込ビット線5および書込ワード線6に電流を流すことによって環状磁性層(感磁層)4に上じる合成磁界を、これらの書込線が互いに交差する場合よりも大きくすることができる。環状磁性層(感磁層)4における磁化反転をより効率的に行うことができる。

[0074]

次に、上記のような構成を有する本実施の形態の磁気メモリデバイスの製造方法について 説明する。

[0075]

本実施の形態の磁気メモリデバイスの製造方法は、絶縁膜7Bの上に上部書込ワード線6 Uを形成する工程と、この上部書込ワード線6Uのうちの平行部分10に対応する領域と その周囲とを覆うように絶縁膜7Cを形成したのち、その表面を平坦化する工程と、平坦 40 化された絶縁膜7Cの上に書込ビット線5を形成する工程と、この書込ビット線5をマス クとして絶縁膜7Cを選択的にエッチングして除去することにより、書込ビット線5およ び上部書込ワード線6Uの平行部分10における積層構造19を自己整合的に形成する工 程とを含むものである。以下、具体的に説明する。

[0076]

図8ないし図23を参照して、磁気メモリデバイスのうちの、主に、記憶セル1の形成方法について、詳細に説明する。なお、図8(A)ないし図23(A)は、図4に示したA-A切断線に沿った断面構成を表し、図8(B)ないし図23(B)は、図4に示したB-B切断線に沿った断面構成を表す。

[0077]

まず、図8に示したように、シリコン (Si) からなる基板11を用意し、この基板11 の上に、チタン (Ti)、窒化チタン (TiN) およびアルミニウム (Al) を順に、ス パッタ装置等を用いて積層し、多層膜16Bを形成する。次に、所定のレジストを全面に 亘って塗布したのち、i線リダクションステッパー等を使用し、所定形状のレジストパタ ーン31を形成する。このレジストパターン31をマスクとし、例えば、反応性ガスとし て三塩化ホウ素 (BCl₃) ガスを用いて選択的に反応性イオンエッチング (RIE; R eactive IonEtching)を行う。これにより、図9に示したように、所 定形状の下部書込ワード線 6 B が形成される。この場合、 X 方向に沿った幅が、例えば 7 00 nmとなるように形成する。

[0078]

次に、図10に示したように、例えばTEOS (正珪酸四エチル; Si (OC2 Hs) .) を用いて、CVD (Chemical Vapor Deposition)装置によ り全体を覆うように、例えば、酸化シリコン(SiO』)からなる絶縁膜7Aを形成する 。こののち、例えばCMP (Chemical Mechanical Polishi ng)装置により、絶縁膜7Aの表面の平坦化をおこなう。

[0079] こののち、図11に示したように、平坦化された絶縁膜7Aの上の、書込ビット線5およ び書込ワード線6の平行部分10の少なくとも一部に対応する領域に、選択的に読出ワー ド線12と底部環状磁性層4Bとを順に形成する。ここで、底部環状磁性層4Bが、本発 明の「第1の環状磁性層部分」に対応する一具体例である。具体的には、まず、絶縁膜7 20 Aの上に、スパッタ装置等によってチタン (Ti)、TiNおよびアルミニウム (A1) を順に成膜し、のちに読出ワード線12となる多層膜(図示せず)を形成する。こののち 、全体を覆うようにレジストを塗布し、i線ステッパを用いてレジストパターン(図示せ ず)を形成する。このレジストバターンを利用して、RIE処理等を行い、上記の多層膜 をパターニングすることにより、読出ワード線12を形成する。次いで、 i 線ステッパを 用いてレジストパターン(図示せず)を形成し、例えば、硫酸鉄(FeSO』)および硫 酸ニッケル(NiSO4)のめっき槽に浸漬し、通電することによりニッケル鉄合金(原 子比; Ni: Fe=80:20) からなるめっき膜(図示せず)を形成する。こののち、 めっき膜 (図示せず) をパターニングすることにより、底部環状磁性層 4 B を形成する。 [0800]

読出ワード線12および底部環状磁性層4Bを形成したのち、図12(A), したように、TEOSを用い、CVD装置により絶縁膜7Bを全面に亘って形成し、CM P装置により、絶縁膜 7 B の表面の平坦化をおこなう。さらに、上部書込ワード線 6 U と 下部書込ワード線6Bとを接続するためのビアホール7Hを形成する(図12(B)参照) 。この場合、絶縁膜 7 B の上にレジスト塗布を行い、例えば i 線ステッパによりレジス トパターンを形成したのち、反応性ガスとしてC、F。を用いたRIEによりビアホール 7Hを形成する。

[0081]

続いて、LTS (Long Throw Sputtering)装置等を用いて、ビア ホール7 Hに例えば、アルミニウム (A1) 等の導電材料を埋め込むことにより、図13 (B) に示したように層間接続層17を形成する。この層間接続層17は、上部書込ワー ド線 6 Uと下部書込ワード線 6 Bとを電気的に接続するように機能する。層間接続層 1 7 を形成したのち、やはりLTS装置を用い、図13(A), (B)に示したように全面に 亘って、例えばチタン(Ti)、窒化チタン(TiN)およびアルミニウム(Al)から なる金属多層膜16Uを形成する。

[0082]

i 線ステッパーにより、金属多層膜16Uの上に全面に亘ってレジストパターン(図示せ ず) を形成したのち、これをマスクとして利用し、RIE処理を行うことにより金属多層 膜16Uをパターニングする。こうすることで、図14(A)、(B)に示したように、 平行部分10に対応する領域の上部書込ワード線6Uが形成される。この場合、その端部 50

が層間接続層17の上部に接続されるように形成されると共に、後工程にて形成される書 込ビット線5のX方向の幅よりも少し広くなるように形成することが重要である。

[0083]

上部書込ワード線6Uを形成したのち、図15(A), (B)に示したようにTEOSを用い、CVD装置により絶縁膜7Cを全面に亘って形成し、CMP装置により、絶縁膜7Cの表面の平坦化をおこなう。平坦化を行った絶縁膜7Cの上に、スパッタ装置等を用いて、チタン(Ti)、TiNおよびアルミニウム(Al)を順に成膜し、のちに書込ビット線5となる多層膜5Aを形成する。さらに、多層膜5Aの上にレジストを塗布したのち、i線ステッパーにより選択的にレジストパターン32を形成する。

[0084]

このレジストパターン32をマスクとして利用し、例えば、反応性ガスとしてBCI。ガスを用いたRIE処理を行うことにより多層膜5Aをパターニングする。こうすることで、書込ビット線5を形成する。

[0085]

次に、図17(A),(B)に示したように、この書込ビット線5をマスクとして、自己整合的に積層構造19を形成する。具体的には、反応性ガスとしてC4F8を用いたRIEおよびイオンミリングにより、書込ビット線5によって保護されていない領域の絶縁膜7Cの全てと、絶縁膜7Bおよび上部書込ワード線6Uにおける厚み方向の一部とを除去することにより積層構造19を形成する。ここで、底部環状磁性層4Bが露出するまで絶縁膜7Bを除去することが重要である。これにより、下部書込ワード線6Bと上部書込ワード線6Uとが層間接続層17によって接続された書込ワード線6が、一応完成する。ここで、書込ワード線6のうちの非平行部分と平行部分10との間を層間接続層17によって接続することにより、書込ワード線6を、膜面方向のみならず積層方向においても屈曲させて形成するようにしてもよい。こうすることにより、記憶セル1を、より小さな領域のXY平面に形成することが可能になる。

[0086]

このように、書込ビット線5をマスクとして、自己整合的に積層構造19を形成することにより、書込ビット線5と同じ幅を有する上部書込ワード線6Uを高精度に形成することができる。さらに、レジストパターンの形成工程およびその除去工程等を省略することができ、製造工程の簡略化を図ることができる。

[0087]

書込ビット線5および書込ワード線6の平行部分10における積層構造19を形成したのち、図18(A),(B)に示したように、この積層構造19の側面および上面を覆うように、例えばSiO2からなる絶縁膜7Dを形成する。具体的には、i線ステッパ等により、A-A線に沿った切断面において少なくとも積層構造19を除く領域に選択的にレジストパターン33を形成したのち、TEOSを用いてCVD装置等により全面に絶縁膜7Dを形成する。

[0088]

次いで、絶縁膜7Dの側面および上面を選択的に覆うと共に底部環状磁性層4Bに連結するように上部環状磁性層4Uを形成することにより、底部環状磁性層4Bおよび上部環状 40 磁性層4Uからなる環状磁性層4の形成を完了する。ここで、上部環状磁性層4Uが本発明の「第1の環状磁性層部分」に対応する一具体例であり、さらに、底部環状磁性層4Bが本発明の「第2の環状磁性層部分」に対応する一具体例である。

[0089]

具体的には、図19(A), (B)に示したように、レジストパターン33をリフトオフにより除去したのち、i線ステッパ等により、A-A線に沿った切断面において少なくとも絶縁膜7Dを除く領域に選択的にレジストパターン34を形成する。さらに、例えばスパッタリング装置を用い、このレジストパターン34を利用して底部環状磁性層4Bと同じ材料(例えばNiFe)からなる上部環状磁性層4Uを形成する。

[0090]

50

20

次いで、図20(A), (B) に示したように、レジストパターン34をリフトオフにより除去することにより、上部環状磁性層4Uが露出する。

[0091]

続いて、図21 (A), (B) に示したように、CVD装置等により絶縁膜7Eを全面に 亘って形成したのち、CMP装置等による絶縁膜7E表面の研磨をおこない、平坦化を図 ると共に、上部環状磁性層4Uの上面を露出させ、さらに上部環状磁性層4Uを所定の厚 みに加工する。

[0 0 9 2]

さらに、図22(A), (B)に示したように、上部環状磁性層4Uの上に、TMR素子20の形成をおこなう。具体的には、まず、i線ステッパ等により、TMR素子20を形成する領域以外の領域を覆うように、選択的にレジストパターンを形成する。次に、全面に亘って、アルミニウム(A1)層を形成する。このアルミニウム層を酸化処理することでトンネルバリア層3を得る。続いて、例えばCoFe層からなる第1磁性層2を形成し、保護膜等を形成したのち、レジストパターン35を除去することによってTMR素子20の形成が完了する。なお、図22(A), (B)では、簡略化のため、TMR素子20を構成する各層については図示を省略する。

[0093]

TMR素子20を形成したのち、TEOSを用い、CVD装置により絶縁膜7Fを全面に 亘って形成したのち、CMP装置による絶縁膜7F表面の研磨をおこない、平坦化を図る と共に、TMR素子20の最上面を露出させる。

[0094]

最後に、図23(A),(B)に示したように、読出ビット線13を形成する。具体的には、チタン(Ti)、窒化チタン(TiN)およびアルミニウム(A1)を順にマグネトロンスパッタリング装置を用いて積層し、多層膜13Aを形成する。次に、所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして例えばRIEを行うことにより未保護部分の多層膜13Aを除去する。これにより、所定形状の読出ビット線13が形成される。

[0095]

こののち、書込ワード線6の各両端末に書込ワード線引出電極41を形成し、書込ビット線5の各両端末に書込ビット線引出電極42を形成し、読出ワード線12の各両端末に読出ワード線引出電極43を形成し、さらに読出ビット線13の各両端末に読出ビット線引出電極44を形成する。

[0096]

以上により、記憶セル1を含む記憶セル群54の形成が一応完了する。

[0097]

こののち、さらに、スパッタ装置やCVD装置等によりSiO。またはAl。O。等の保護層を形成する工程と、その保護膜を研磨して各引出電極41~44を露出させる工程とを経ることにより、磁気メモリデバイスの製造が完了する。

[0098]

以上のように、本実施の形態によれば、TMR素子20が、環状に形成され、書込ビット 40線5と書込ワード線6とによって貫かれるように構成されると共に感磁層として機能する環状磁性層4と、積層面に垂直な方向に電流が流れるように構成された積層体とを含むようにしたので、書込ビット線5と書込ワード線6の双方に電流を流すことによって閉じた磁路を形成することができ、TMR素子20の環状磁性層(感磁層)4における磁化の反転をより効率よく行うことができると共に、書込対象とする記憶セル1に隣接した記憶セルに対して、磁気的な影響を低減することができる。

[0099]

さらに、本実施の形態によれば、書込ビット線5および書込ワード線6が、環状磁性層4 を貫く領域において互いに平行部分10を形成するようにしたので、書込ビット線5および書込ワード線6に電流を流すことによって環状磁性層(感磁層)4に生じる合成磁界を50

、これらの書込線が互いに交差する場合よりも大きくすることができ、環状磁性層(感磁 層) 4における磁化反転をより効率的に行うことができる。その結果、磁化反転に必要と される書込電流をより小さくすることができる。

[0100]

加えて、本実施の形態によれば、書込ビット線5をマスクとして、自己整合的に積層構造 19を形成するようにしたので、高精度な加工ができると共に、レジストパターンの形成 工程およびその除去工程等を省略することができ、全体として製造工程の簡略化を図るこ とができる。

[0101]

[第2の実施の形態]

次に、図24 (A) ~ (C) を参照して、本発明の第2の実施の形態の磁気メモリデバイ スについて説明する。

[0102]

図24(A)は、本実施の形態の磁気メモリデバイスにおける記憶セル1の断面構成を表 すものであり、図7(A)に対応している。図24(A)では、図7(A)に示した構成 要素と実質的に同一の部分には同一の符号を付している。

[0 1 0 3]

なお、以下の説明では、本実施の形態の磁気メモリデバイスの構成およびその製造方法に ついて、主に、上記第1の実施の形態と異なる点について説明し、他の説明は適宜省略す る。

[0104]

上記第1の実施の形態の磁気メモリデバイスは、TMR素子20における環状磁性層4の 一部が感磁層を兼ねるように構成したものである。これに対し本実施の形態の磁気メモリ デバイスは、図24に示したように、感磁層として機能する第2磁性層8が、環状磁性層 4とは別体に設けられ、第2磁性層8と環状磁性層4とが磁気的に交換結合しているTM R素子21を備えるようにしたものである。

[0105]

第2磁性層8は、トンネルバリア層3と環状磁性層4との間に設けられ、外部磁界によっ て磁化方向が変化するようになっている。第2磁性層8は、例えば、単体のコバルト(C o)、コバルト鉄合金 (CoFe)、コバルト白金合金 (CoPt) あるいはニッケル鉄 30 コバルト合金 (NiFeCo) からなる。

[0106]

環状磁性層4とは別体に設けることにより、第2磁性層8における磁化方向をより安定化 させることができる。この場合、環状磁性層4の保磁力を、第2磁性層8を設けずに環状 磁性層 4 が感磁層としても機能する場合よりも小さく、例えば、($50/4\pi$) $imes10^{s}$ A/m未満とすることが可能である。

[0 1 0 7]

続いて、図24 (B), (C)を参照して、本実施の形態の磁気メモリデバイスにおける 書込動作について説明する。図24(B), (C)は、図4に示した記憶セル1の、A− A切断線における断面であって、電流方向と磁化方向との関係を表すものである。

[0108]

(C) は、記憶セル1を通過する互いに平行な書込ビット線 5 および書込 図24(B), ワード線6に、互いに同一な方向に書込電流が流れる場合を示す。図24(B)は、紙面 に垂直な方向に手前から奥へ向かって(Y方向へ)書込電流が流れる場合を示し、環状磁 性層4の内部を時計回り方向に還流磁界が発生している。この場合は、第2磁性層8にお ける磁化方向が、環状磁性層4の磁化方向に沿った方向、すなわち X方向となる。一方、 図24 (C) は、紙面に垂直な方向に奥から手前へ向かって (-Y方向へ) 書込電流が流 れる場合を示し、環状磁性層4の内部を反時計回り方向に還流磁界が発生している。この 場合も、第2磁性層8における磁化方向が環状磁性層4の磁化方向に沿った方向となり、 - X方向となる。本実施の形態においては、第2磁性層8における外部磁界とは、書込ビ 50

20

ット線5および書込ワード線6に流れる書込電流によって生ずる磁界、または、環状磁性 層4に生じる還流磁界を指す。このように書込ビット線5および書込ワード線6に、同一 方向に電流が流れると、第2磁性層8の磁化方向は反転し、0または1を記録する。例え ば、図24 (B) の状態を0とした場合、図24 (C) の状態を1として識別する。ここ で、互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流 れた場合には第2磁性層8の磁化方向は反転せず、データの書き換えは行われないように なっている。

[0109]

本実施の形態における磁気メモリデバイスを製造する際には、上記第1の実施の形態にお いて説明した手順により上部環状磁性層 4 Uを形成したのち、この上部環状磁性層 4 Uの 10 上に、以下の要領でTMR素子21の形成をおこなう。具体的には、まず、i線ステッパ 等により、TMR素子21を形成する領域以外の領域を覆うように、選択的にレジストパ ターンを形成する。次に、全面に亘って、スパッタ装置等により、例えば、コバルト鉄合 金 (CoFe) からなる第2磁性層8と、アルミニウム (A1) 層とを順に形成する。次 いで、このアルミニウム層を酸素プラズマ等により酸化処理することで、トンネルバリア 層3を得る。さらにスパッタ装置等により、例えばCoFe層からなる第1磁性層2およ びタンタル (Ta) 等からなる保護膜を順に形成したのち、レジストパターン35を除去 する。こうすることによって、第1磁性層2,トンネルバリア層3および第2磁性層8を 有するTMR素子21の形成が完了する。こののち、第1の実施の形態と同様の所定の工 程を経て磁気メモリデバイスの製造が完了する。

[0 1 1 0]

以上のように、本実施の形態の磁気メモリデバイスによれば、上記第1の実施の形態にお ける構成に加え、トンネルバリア層3と環状磁性層4との間に第2磁性層8を設けるよう にした。このため、環状磁性層4と第2磁性層8とが交換結合を形成することができる。 よって、感磁層としての第2磁性層8における磁化方向がより良好に揃うことにより、よ り安定した書込が可能となる。さらに、環状磁性層4の保磁力をより小さく抑えることが できるので、書込動作時における電流値を低滅することにより発熱量を低滅でき、磁気メ モリデバイスとしての機能を十分に発揮できる。

[0111]

[第3の実施の形態]

30

次に、図25を参照して、本発明の第3の実施の形態の磁気メモリデバイスについて説明 する。

[0112]

図25 (A) は、本実施の形態の磁気メモリデバイスにおける記憶セルの断面構成を表す ものであり、図7(A)および図24(A)に対応している。図25(A)では、図7(A) および図24 (A) に示した構成要素と実質的に同一の部分には同一の符号を付して いる。

[0113]

なお、以下の説明では、本実施の形態の磁気メモリデバイスの構成およびその製造方法に ついて、主に、上記第1および第2の実施の形態と異なる点について説明し、他の説明は 40 適宜省略する。

[0114]

上記第1の実施の形態の磁気メモリデバイスは、TMR素子20における環状磁性層4の 一部が感磁層を兼ねるように構成したものである。上記第2の実施の形態の磁気メモリデ バイスは、さらに、図24に示したように、感磁層として機能する第2磁性層8が、環状 磁性層4とは別体に設けられ、第2磁性層8と環状磁性層4とが磁気的に交換結合してい るTMR素子21を備えるようにしたものである。

[0115]

これに対し、本実施の形態の磁気メモリデバイスは、図25(A)に示したように、さら に、第2磁性層8と前記環状磁性層との間に、これら第2磁性層8と環状磁性層4とを反 50 強磁性結合させるための非磁性導電層 9 を設けるようにしたものである。この非磁性導電層 9 は、環状磁性層 4 と第 2 磁性層 8 とを反強磁性結合させるように機能するものであり、例えば、ルテニウム(R u)や銅(C u)などにより構成される。

[0116]

本実施の形態の磁気メモリデバイスでは、環状磁性層 4 と第 2 磁性層 8 とが反強磁性結合 することにより、環状磁性層 4 の保磁力が(5 0 / 4 π)×1 0 3 A / m未満であっても 問題が生じなくなり、例えば、鉄(Fe)、NiFe、CoFe、NiFe Coおよびコバルト (Co) 等により環状磁性層 4 を構成することができる。

[0117]

第2磁性層 8 は、記録を保持する部分となり、反強磁性結合による異方性磁界により安定 10 化される。第2磁性層 8 の保磁力は、($100/4\pi$)× 10^{8} A/m以下の範囲であり、第1磁性層 2 の保磁力よりも小さくなるように構成されていることが望ましい。

[0118]

続いて、図25(B),(C)を参照して、本実施の形態の磁気メモリデバイスにおける 書込動作について説明する。図25(B),(C)は、図4に示した記憶セル1の、A-A切断線における断面であって、電流方向と磁化方向との関係を表すものである。

[0119]

図25 (B), (C)は、記憶セル1を通過する互いに平行な書込ビット線5および書込 ワード線 6 に、互いに同一な方向に書込電流が流れる場合を示す。図 2 5 (B) は、紙面 に垂直な方向に手前から奥へ向かって (Y方向へ) 書込電流が流れる場合を示し、環状磁 20 性層4の内部を時計回り方向に還流磁界が発生している。この場合は、第2磁性層8にお ける磁化方向が、環状磁性層4の磁化方向とは逆の方向、すなわちーX方向となる。一方 、図25 (C) は、紙面に垂直な方向に奥から手前へ向かって (-Y方向へ) 書込電流が 流れる場合を示し、環状磁性層 4 の内部を反時計回り方向に還流磁界が発生している。こ の場合も、第2磁性層8における磁化方向が環状磁性層4の磁化方向とは逆の方向となり 、X方向となる。本実施の形態においては、第2磁性層8における外部磁界とは、書込ビ ット線5および書込ワード線6に流れる書込電流によって生ずる磁界、または、環状磁性 層4に生じる還流磁界を指す。このように書込ビット線5および書込ワード線6に、同一 方向に電流が流れると、第2磁性層8の磁化方向は反転し、0または1を記録する。例え ば、図25 (B) の状態を0とした場合、図25 (C) の状態を1として識別する。ここ 30 で、互いに逆方向に書込電流が流れた場合、あるいは、どちらか一方のみに書込電流が流 れた場合には第2磁性層8の磁化方向は反転せず、データの書き換えは行われないように なっている。

[0120]

本実施の形態における磁気メモリデバイスを製造する際には、上記第1の実施の形態において説明した手順により上部環状磁性層4Uを形成したのち、この上部環状磁性層4Uの上に、以下の要領で非磁性導電層9を備えたTMR素子22の形成をおこなう。具体的には、まず、i線ステッパ等により、TMR素子22を形成する領域以外の領域を覆うよい、選択的にレジストパターンを形成する。次に、全面に亘って、例えばスパッタ装置により、ルテニウム(Ru)からなる非磁性導電層9と、コバルト鉄合金(CoFe)からなる第2磁性層8と、アルミニウム(Al)層とを順に形成する。次いで、このアルミニウム層を酸素プラズマ等により酸化処理することで、トンネルバリア層3を得る。さらよって、常1磁性層2,トンネルバリア層3、第2磁性層8および非磁性導電層9を有するTMR素子22の形成が完了する。こののち、第1の実施の形態と同様の所定の工程を経て磁気メモリデバイスの製造が完了する。

[0121]

このように、本実施の形態における磁気メモリデバイスによれば、上記第2の実施の形態 の構成に加え、さらに、環状磁性層4と第2磁性層8との間に非磁性導電層9を設けるよ 50

うにした。こうすることにより、環状磁性層4と第2磁性層8とが強力な反強磁性結合を 形成することができるので、外部憂乱磁界等による不要な磁界によりフリー層としての第 2磁性層8の磁化方向が乱されることなくより安定する。これに加え、上記構成により環 状磁性層4の保磁力をより小さく抑えることができる。したがって、書込動作時において 電流値を小さくすることによって発熱量を低減することが可能なうえ、非磁性導電層 9 に より、金属元素等が第2磁性層8へ拡散して移動するのを遮蔽することができるので、熱 的安定性が向上する。これらの結果、より安定した書込が可能となる。

[0122]

<変形例>

次に、図26を参照して、本実施の形態における変形例について以下に説明する。

[0123]

<<第1の変形例>>

本実施の形態におけるTMR素子22は、第2磁性層8よりも大きな保磁力を有する第1 磁性層2を備えた保磁力差型とよばれる構造である。これに対し、図26(A)に示した TMR素子22Bは、交換結合により第1磁性層2の磁化方向を固定する交換バイアス型 とよばれる構造を呈している。

[0124]

具体的には、TMR素子22Bは、環状磁性層4の側から順に非磁性導電層9と、第2磁 性層8と、トンネルバリア層3と、第1磁性層2と、第3磁性層15とを有している。第 3磁性層15は、反強磁性を有しており、第1磁性層2と交換相互作用により第1磁性層 20 2の磁化方向を固定するように機能し、例えば、白金マンガン合金 (PtMn)、イリジ ウムマンガン合金 (IrMn)、鉄マンガン (FeMn)、ニッケルマンガン (NiMn) またはルテニウムマンガン (R u M n) 等の反強磁性材料により構成される。

[0125]

図26(A)に示した交換バイアス型の構造を有するTMR素子22Bの場合は、第3磁 性層15により第1磁性層2の磁化方向を安定して固定できるので、第1磁性層2の保磁 力を (50/4π) ×10° A/m未満としてもよい。

[0126]

<<第2の変形例>>

図26 (B) は、本実施の形態のTMR素子22の構成において、第1磁性層2とトンネ 30 ルバリア層3との間に、さらに、非磁性導電層35と第4磁性層18とを設けるようにし たTMR素子22Cの構成を示すものである。

[0 1 2 7]

具体的には、TMR素子22Cは、環状磁性層4の側から順に非磁性導電層9と、第2磁 性層8と、トンネルバリア層3と、第4磁性層18と、非磁性導電層35と、第1磁性層 2とを有している。第4磁性層18は、非磁性導電層35を介して第1磁性層2と反強磁 性結合を形成しており、第1磁性層2と第4磁性層18との磁化方向は互いに反平行とな っている。第4磁性層18は、例えば、鉄(Fe)、NiFe、CoFe、NiFeCo またはコバルト (Co) 等により構成される。

[0 1 2 8]

本変形例では、上記構成により、第1磁性層2と第4磁性層18とにおける静磁界が閉磁 路を形成するので外部磁界による影響を受けにくく安定化すると共に、第2磁性層8への 磁界の回り込みを抑制することができる。このため、フリー層としての第2磁性層8にお ける磁化方向反転を行う際の書込電流磁界を低減することができる。

[0129]

<<第3の変形例>>

図26(C)は、上記第2の変形例のTMR素子22Cの構成に加え、さらに、第3磁性 層15を設けるようにした変形例であるTMR素子22Dを示す。具体的には、TMR素 子22Dは、環状磁性層4の側から順に非磁性導電層9と、第2磁性層8と、トンネルバ リア層3と、第4磁性層18と、非磁性導電層35と、第1磁性層2と、第3磁性層15 50

10

とを有している。

[0130]

このTMR素子 22Dの場合、第 3磁性層 15により第 1 磁性層 2 の磁化方向を安定して固定できるので、第 1 磁性層 2 の保磁力を($50/4\pi$)× 10^3 A/m未満とすることができる。

[0131]

【実施例】

さらに、本実施の形態における具体的な実施例について説明する。

[0 1 3 2]

本実施例では、上記した製造方法に基づき、以下の要領で磁気メモリデバイスを形成した ¹⁰。図8ないし図23を参照して詳細を説明する。

[0133]

まず、図8に示したように、シリコン(Si)からなる基板 11 を用意し、この基板 11 の上に、10 nm厚のチタン(Ti)、10 nm厚の窒化チタン(TiN)および 500 nm厚のアルミニウム(A1)を順に、マグネトロンスパッタリング装置を用いて積層し、多層膜 16 Bを形成した。次に、所定のレジストを全面に亘って塗布したのち、i 線リダクションステッパーを使用し、所定形状のレジストパターン 31 を形成した。このレジストパターン 31 をマスクとし、反応性ガスとして三塩化ホウ素(BC1。)ガスを用いて選択的に反応性イオンエッチング(RIE; Reactive Ion Etching)を行った。これにより、図 9 に示したように、所定形状の下部書込ワード線 6 Bが形 20 成された。この場合、X 方向に沿った幅が、700 nmとなるように形成した。

[0134]

次に、図10に示したように、TEOS(正珪酸四エチル; Si(OC2H5)4)を用いて、CVD(Chemical Vapor Deposition)装置により全体を覆うように、酸化シリコン(SiO2)からなる絶縁膜7Aを形成した。こののち、CMP(Chemical Mechanical Polishing)装置により、絶縁膜7Aの表面の平坦化をおこなった。この際、下部書込ワード線6Bの上に形成された絶縁膜7Aの厚みが、500nmとなるように絶縁膜7Aを研磨した。

[0135]

2005、図11に示したように、平坦化された絶縁膜7Aの上の、書込ビット線5および書込ワード線6の平行部分10の少なくとも一部に対応する領域に、選択的に読出ワード線12と底部環状磁性層4Bとを順に形成した。具体的には、まず、絶縁膜7Aの上に、マグネトロンスパッタ装置によって厚み10nmのチタン(Ti)、厚み10nmのTiNおよび厚み500nmのアルミニウム(Al)を順に成膜し、のちに読出ワード線12となる多層膜(図示せず)を形成した。こののち、全体を覆うようにレジストパターン(図示せず)を形成した。このレジストパターン(図示せず)を形成した。このレジストパターとに参加した。次いで、i線ステッパを利用して、反応性ガスとしてBCl。ガスを用いたRIE処理を行い、上記の多層膜をパターニングすることにより、読出ワード線12を形成した。次いで、i線ステッパを下で、i線ステッパをで、i線ステッパをののち、このと、がはiSO4のといきでは、通電することによりによりた。原子比;Ni:Fe=80:20)からに浸漬し、適電することによりになるののち、このめっき膜をパターニングすることにより、底部環状磁性層4Bを形成した。パターン形成した読出ワード線12および底部環状磁性層4Bのサイズは、1100nm(X方向)×350nm(Y方向)とした。環状磁性層4Bのサイズは、1100nm(X方向)×350nm(Y方向)とした。

[0136]

読出ワード線12および底部環状磁性層4Bをパターン形成したのち、図12(A),(B)に示したように、TEOSを用い、CVD装置により絶縁膜7Bを全面に亘って形成し、CMP装置により、絶縁膜7Bの表面の平坦化をおこなった。この際、底部環状磁性層4B上の絶縁膜7Bの厚みは、150nmとした。さらに、上部書込ワード線6Uと下部書込ワード線6Bとを接続するためのビアホール7Hを形成した(図12(B)参照)。この場合、絶縁膜7Bの上にレジスト途布を行い、i線ステッパによりレジストパター 50

10

40

ンを形成したのち、反応性ガスとしてC。F。を用いたRIEによりビアホール7Hを形成した。

[0137]

続いて、LTS (Long Throw Sputtering) 装置を用いて、ビアホール7Hにアルミニウム (A1) を埋め込むことにより、図13 (B) に示したように層間接続層17を形成した。こののち、やはりLTS装置を用い、図13 (A), (B) に示したように全面に亘って、10nm厚のチタン (Ti)、10nm厚の窒化チタン (Ti) および500nm厚のアルミニウム (A1) からなる金属多層膜16Uを形成した

[0138]

i線ステッパーにより、金属多層膜16Uの上に全面に亘ってレジストパターン(図示せず)を形成したのち、これをマスクとして利用し、反応性ガスとしてBCI。ガスを用いたRIE処理を行うことにより金属多層膜16Uをパターニングした。こうすることで、図14(A),(B)に示したように上部書込ワード線6Uが形成された。この上部書込ワード線6UのX方向に沿った幅は700nmとした。

[0139]

上部書込ワード線 6 Uを形成したのち、図 1 5 (A) , (B) に示したようにTEOSを用い、CVD装置により絶縁膜 7 Cを全面に亘って形成し、CMP装置により、絶縁膜 7 Cの表面の平坦化をおこなった。平坦化を行った絶縁膜 7 Cの上に、マグネトロンスパッタ装置を用いて、10 nm厚のチタン(T i)、10 nm厚のT i N および 5 00 nm厚 20 のアルミニウム(A 1)を順に成膜し、のちに書込ビット線 5 となる多層膜 5 6 Aを形成した。さらに、多層膜 5 6 Aの上にレジストを塗布したのち、図 1 6 6 6 7 に示したように、i 線ステッパーにより選択的にレジストパターン 3 2 を形成した。

[0140]

このレジストパターン32をマスクとして利用し、反応性ガスとしてBCl。ガスを用いたRIE処理を行うことにより多層膜5Aをパターニングした。これにより、X方向に沿った幅が700nmの書込ビット線5が形成された。

[0141]

次に、図17(A), (B)に示したように、この書込ビット線5をマスクとして、自己整合的に積層構造19を形成した。具体的には、反応性ガスとしてC.F.を用いたRI ³⁰ Eおよびイオンミリングにより、書込ビット線5によって保護されていない領域の絶縁膜7Cの全てと、絶縁膜7Bおよび上部書込ワード線6Uにおける厚み方向の一部とを除去することにより積層構造19を形成した。

[0142]

曹込ビット線5および書込ワード線6の平行部分10における積層構造19を形成したのち、図18(A),(B)に示したように、この積層構造19の側面および上面を覆うように、SiO₂からなる絶縁膜7Dを形成する。具体的には、i線ステッパにより、A-A線に沿った切断面において少なくとも積層構造19を除く領域に選択的にレジストパターン33を形成したのち、TEOSを用いてCVD装置等により全面に絶縁膜7Dを形成した。

[0143]

次いで、絶縁膜7Dの側面および上面を選択的に覆うと共に底部環状磁性層4Bに連結するように上部環状磁性層4Uを形成することにより、底部環状磁性層4Bおよび上部環状磁性層4Uからなる環状磁性層4の形成を完了した。環状磁性層4は、Y方向に沿って350nmの長さに亘り、書込ビット線5および書込ワード線6の平行部分10の一部を取り囲むように形成した。

[0144]

具体的には、図19 (A), (B) に示したように、レジストパターン33をリフトオフにより除去したのち、 i 線ステッパ等により、A – A線に沿った切断面において少なくとも絶縁膜7Dを除く領域に選択的にレジストパターン34を形成した。さらに、スパッタ

10

リング装置を用い、このレジストパターン34を利用して底部環状磁性層4Bと同じ材料 (NiFe) からなる上部環状磁性層4Uを形成した。

[0145]

次いで、図20 (A), (B) に示したように、レジストパターン34をリフトオフにより除去することにより、上部環状磁性層4Uを露出させた。

[0146]

続いて、図21 (A), (B) に示したように、TEOSを用い、CVD装置により絶縁膜7Eを全面に亘って形成したのち、CMP装置による絶縁膜7E表面の研磨をおこない、平坦化を図り、上部環状磁性層4Uの上面を露出させた。さらに上部環状磁性層4Uの厚みが50nmとなるまで研磨加工を行った。

[0147]

ここで、図22 (A), (B)に示したように、上部環状磁性層4Uの上に、TMR素子20を形成をおこなった。具体的には、まず、i線ステッパ等により、TMR素子20を形成する領域以外の領域を覆うように、選択的にレジストパターン(図示せず)を形成した。次に、全面に亘って、高真空直流スパッタ装置により、厚み0.7 nmのルテニウム(Ru)からなる非磁性導電層9と、5 nm厚のコバルト鉄合金(CoFe)からなる第2磁性層8と、1 nm厚のアルミニウム(A1)層とを順に形成した。このアルミニウム層を、13.33Paの圧力下で酸化プラズマにより酸化処理を行い、トンネルバリア層3を得た。さらに、厚み5 nmのCoFeからなる第1磁性層2と、厚み50 nmのIrMnからなる第3磁性層15と、厚み5 nmのタンタル(Ta)からなる保護膜(図示せず)を形成したのち、レジストパターンを除去することによって図26(A)のTMR素子22Bの形成を完了した。

[0148]

TMR素子22Bを形成したのち、TEOSを用い、CVD装置により絶縁膜7Fを全面に亘って形成し、CMP装置による絶縁膜7F表面の研磨をおこない、平坦化を図ると共に、TMR素子22Bの最上面を露出させた。

[0149]

最後に、図23 (A), (B) に示したように、読出ビット線13を形成した。具体的には、10nm厚のチタン (Ti)、10nm厚の窒化チタン (TiN) および500nm厚のアルミニウム (A1) を順にマグネトロンスパッタリング装置を用いて積層し、多層 30膜13Aを形成した。次に、所定形状のレジストパターン (図示せず)を形成し、このレジストパターンをマスクとしてRIEを行うことにより未保護部分の多層膜13Aを除去した。こうすることにより、所定形状の読出ビット線13を形成した。

[0150]

こののち、i線ステッパーを用いてレジストパターンを形成したのち、マグネトロンスパッタ装置によりアルミニウム層を 45μ mとなるように形成した。こうすることにより、書込ワード線6の各両端末に書込ワード線12の各両端末に読出ワード線12の各両端末に読出ワード線110の各両端末に読出ワード線引出電極110の各両端末に読出アード線引出電極110の各両端末に読出ビット線引出電極110の各両端末に読出ビット線引出電極110の各下成した。続いて、マグネトロンスパッタ装置を用いて、全体を覆うように酸化アルミニウム 1100分を保護膜として形成したのち、研磨することで各引出電極110分とな露出させた。こののち、所定の工程を経て、縦に110分割を保護に110分割を保護に110分割に

[0151]

上記の要領によって製造した磁気メモリデバイスについて、MR比、トンネル抵抗Rt、スイッチング電流および隣接セル反転電流について測定を行った。この結果を、実施例として表1に示す。ここで数値の比較を行うため、図27、28に示した、連続した環状磁性層を持たない構造の記憶セルを有する磁気メモリデバイスについても同様の測定をおこなったので、比較例1, 28として表11に併記する。なお、測定時の印加磁場は(500/4 π)×10 3 A/mとした。図27に示した比較例18としての記憶セル101は、絶縁 50

膜7に埋設されて互いに平行に延びる書込ビット線105および書込ワード線106と、 その近傍に設けられたTMR素子20Bとを備えているが、書込ビット線105および書 込ワード線106を囲うような環状磁性層は全く備えていない。一方の図28に示した比 較例2としての記憶セル201は、絶縁膜7に埋設されて互いに平行に延びる書込ビット 線 5 および書込ワード線 6 の周囲の大部分を、断面が「コ」の字形状をなす環状磁性層 2 04と、TMR素子20Cの第2磁性層8とによって囲むように構成されたものである。 但し、「コ」の字形状の環状磁性層204は、第2磁性層8と接触した部分を有しない。

[0152]

【表 1】

	MR 比 %	トンネル抵抗 Ω・(μm) ²	スイッチング 電流 mA	隣接地反転電流 mA
実施例	40	970	1.7	20.0 以上
比較例1	40	950	6.8	12.0
比較例2	40	975	2.75	20.0 以上

[0 1 5 3]

表1に示したように、本実施例と比較例1,2とでは、MR比およびトンネル抵抗Rtに おいては大差が見られなかったものの、スイッチング電流および隣接セル反転電流につい て、明らかな有意差が確認できた。

[0154]

スイッチング電流とは、書込対象の記憶セルにおける磁化方向の反転をおこなうために必 要な最小限の電流値である。このスイッチング電流については、本実施例が、比較例1の ほほ4分の1という小さな値を示した。これは、効率よく感磁層の磁化反転を行うことが できたので、小さな電流であっても書き込み操作が可能となったことを示す。

[0155]

隣接セル反転電流とは、書込対象の記憶セルと隣接した記憶セルに印加された電流によっ 30 て、本来、書込がなされるべきでない記憶セルの磁化方向が反転してしまう電流値を表す 。表1に示したように、本実施例では、従来例よりも大きな書込電流を印加しても、隣接 する記憶セルにおける磁化方向は反転しないことがわかった。これは、閉じた磁路を形成 し、隣接する記憶セルに悪影響を及ぼす磁界の発生を抑制することができたことを示す。

[0156]

以上説明したように、本実施例によれば、TMR素子22Bが、環状に形成され、書込ビ ット線5と書込ワード線6とによって貫かれるように構成されると共に感磁層として機能 する環状磁性層4と、積層面に垂直な方向に電流が流れるように構成された積層体とを含 むようにしたので、書込ビット線5と書込ワード線6の双方に電流を流すことによって閉 じた磁路を形成することができ、TMR素子22Bの環状磁性層4における磁化の反転を より効率よく行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対 して、磁気的な影響を低減することができる。

[0157]

以上、いくつかの実施の形態および変形例を挙げて本発明を説明したが、本発明は、これ らの実施の形態および変形例に限定されず、種々変形可能である。

例えば、本実施の形態では、書込ワード線6を屈曲させ、矩形波状に延在するようにした が、図29 (A) に示したように、書込ワード線6を鋸歯状(三角波状)の形状となるよ うに屈曲させてもよい。その場合には、図30に示したような記憶セル1の配設となる。 また、本実施の形態では、書込ワード線6のみ屈曲させ、ビアホール7 Hに埋め込まれた 層間接続層17を介して互いに接続するようにしたが、書込ビット線5のみ屈曲させるよ 50

10

うにしてもよいし、あるいは、図29 (B), (C)に示したように書込ワード線6および書込ビット線5を両方とも屈曲させるようにしてもよい。図29 (B)は、「く」のは、「く」のお状に屈曲し、全体として一方向に延在するパターンを有する書込ビット線5と、やはり「く」の字形状に屈曲し、全体として書込ビット線5とは異なる一方向に延在するパターンを有する書込ワード線6とが、互いに、「く」の字形状の一部が平行となるように交近で構成されたものである。図29 (C)は、隣接する書込ビット線5どうしが、互いの間隔を所定範囲内で変化させながら全体として一定方向に延在するようにすると共に、といる書込ビット線5とは異なる一定方向に延在するようにはで変化させながら全体としていり、これら書込ビット線5とは異なる一定方向に延在するように構成されたものである。すなわち、進行方向に沿った下層直線に互いに対称な形状を保ちながら、接近する部分と遠ざかる部分とは、台形の輪郭の一部をなしている。

[0158]

また、書込ビット線5を、その両端がカレントドライブ回路56Cに接続されたループ形状となるように構成してもよい。同様に、書込ワード線6が、その両端がカレントドライブ回路58Cに接続されたループ形状となるように構成してもよい。

[0159]

また、図31に示したように、各記憶セル1とワードデコード線71Xとの間に整流素子75を配置することによって、より安定した電流の流れを確保するようにすることも可能 20 である。

[0160]

また、本実施の形態では、書込ビット線5と書込ワード線6とが互いに平行部分10をなす場合について説明したが、これに限定されず、互いに非平行であってもよい。ただし、平行部分10を取り囲むように環状磁性層4を形成する場合に、感磁層の磁化反転がより効率的に行われるのでより好ましい。

[0161]

【発明の効果】

以上説明したように、請求項1ないし請求項13のいずれか1項に記載の磁気抵抗効果素子によれば、外部磁界によって磁化方向が変化する感磁層を含み、積層面に垂直な方向に電流が流れるように構成された積層体と、この積層体の一方の面側に、積層面に沿った方向を軸方向とするように配設されると共に、複数の導線によって貫かれるように構成された環状磁性層とを備えるようにしたので、複数の導線に電流を流すことによって閉じた磁路を形成することができ、感磁層における磁化の反転をより効率よく行うことができる。

【0162】 請求項14ないし請求項30のいずれか1項に記載の磁気メモリデバイスによれば、複数の第1の書込線と、これら複数の第1の書込線とそれぞれ交差するように延びる複数の第2の書込線と、外部磁界によって磁化方向が変化する感磁層を含み積層面に垂直な方向に電流が流れるように構成された積層体をそれぞれ含む複数の磁気抵抗効果素子とを備え、この磁気抵抗効果素子が、積層体の一方の面側に積層面に沿った方向を軸方向とするように配設されると共に第1の書込線および第2の書込線によって貫かれるように構成された環状磁性層、を含むようにしたので、第1の書込線と第2の書込線の双方に電流を流すことによって閉じた磁路を形成することができ、環状磁性層における磁化の反転をより効率よく行うことができると共に、書込対象とする記憶セルに隣接した記憶セルに対して、磁

[0163]

気的な影響を低減することができる。

特に、請求項3に記載の磁気抵抗効果素子または請求項16に記載の磁気メモリデバイスによれば、複数の書込線が、環状磁性層を貫く領域において互いに平行に延びるように構成するようにしたので、複数の導線に電流を流すことによって感磁層に生じる合成磁界を、これらの導線が互いに交差する場合よりも大きくすることができ、環状磁性層における 50

10

. .

磁化反転をより効率的に行うことができる。その結果、磁化反転に必要とされる書込電流をより小さくすることができる。さらに、感磁層における複数の磁区の磁化方向をより良好に揃えることができるので、より高い信頼性が得られる。

[0 1 6 4]

請求項31ないし請求項33のいずれか1項に記載の磁気メモリデバイスの製造方法によれば、第2の書込線をマスクとして、第1の書込線と、第1および第2の書込線によって挟まれた第2の絶縁層とを選択的にエッチングして除去することにより、第1および第2の書込線が互いに平行に延在する平行部分における積層構造を自己整合的に形成する工程を含むようにしたので、高精度な加工ができると共に、製造工程の簡略化を図ることができる。

10

30

【図面の簡単な説明】


- 【図1】本発明の第1の実施の形態に係る磁気メモリデバイスの全体構成を示すブロック図である。
- 【図2】図1に示した磁気メモリデバイスの書込線の構成を示す平面図である。
- 【図3】図1に示した磁気メモリデバイスの回路構成を示す回路図である。
- 【図4】図1に示した磁気メモリデバイスの記憶セル群の要部構成を示す部分平面図である。
- 【図 5】 図 1 に示した磁気メモリデバイスの記憶セル群の要部構成を示す他の部分平面図 である。
- 【図 6】 図 1 に示した磁気メモリデバイスの記憶セル群の要部構成を示す要部斜視図であ 20 る。
- 【図7】図4に示した記憶セルのA-A線に沿った切断面の構成を示す断面図である。
- 【図 8】 図 1 に示した磁気メモリデバイスの製造方法における一工程を表す拡大断面図で ある。
- 【図9】図8に続く一工程を表す拡大断面図である。
- 【図10】図9に続く一工程を表す拡大断面図である。
- 【図11】図10に続く一工程を表す拡大断面図である。
- 【図12】図11に続く一工程を表す拡大断面図である。
- 【図13】図12に続く一工程を表す拡大断面図である。
- 【図14】図13に続く一工程を表す拡大断面図である。
- 【図15】図14に続く一工程を表す拡大断面図である。
- 【図16】図15に続く一工程を表す拡大断面図である。 【図17】図16に続く一工程を表す拡大断面図である。
- 【図18】図17に続く一工程を表す拡大断面図である。
- 【図19】図18に続く一工程を表す拡大断面図である。
- 【図20】図19に続く一工程を表す拡大断面図である。
- 【図21】図20に続く一工程を表す拡大断面図である。
- 【図22】図21に続く一工程を表す拡大断面図である。
- 【図23】図22に続く一工程を表す拡大断面図である。
- 【図24】本発明の第2の実施の形態に係る磁気メモリデバイスにおける要部構成を表す 40 断面図である。
- 【図25】本発明の第3の実施の形態に係る磁気メモリデバイスにおける要部構成を表す 断面図である。
- 【図26】図25に示した磁気メモリデバイスの第1~第3の変形例における要部構成を表す断面図である。
- 【図27】図1に示した磁気メモリデバイスにおける第1の比較例としての磁気メモリデバイスの要部構成を説明するための断面図である。
- 【図28】図1に示した磁気メモリデバイスにおける第2の比較例としての磁気メモリデバイスの要部構成を説明するための断面図である。
- 【図29】図1に示した磁気メモリデバイスの書込線の構成における変形例を表す平面図 50


である。


- 【図30】図29に示した変形例の要部構成を示す部分平面図である。
- 【図31】図1に示した磁気メモリデバイスの回路構成における変形例を表す平面図である。
- 【図32】従来例としての磁気メモリデバイスの構成を説明するための平面図である。
- 【図33】従来例としての磁気メモリデバイスの要部構成を説明するための断面図である


【符号の説明】


1…記憶セル、2…第1磁性層、3…トンネルバリア層、4…環状磁性層、4B…底部第2磁性層、4U…上部第2磁性層、5…書込ビット線、5A…多層膜、6…書込ワード線 10、6B…下部書込ワード線、6U…上部書込ワード線、7…絶縁膜、7H…ビアホール、8…第2磁性層、9…非磁性導電層、10…平行部分、11…基板、12…読出ワード線、12A…多層膜、13…読出ビット線、14U…合金層、15…第3磁性層、16B…多層膜、16U…金属膜、17…層間接続層、18…第4磁性層、19…積層体、20,21,22…TMR素子、35…非磁性導電層、41…書込ワード線引出電極、42…書込ビット線引出電極、43…読出ワード線引出電極、44…読出ビット線引出電極。





















































フロントページの続き

(72)発明者 柿沼 裕二

東京都中央区日本橋一丁目13番1号 ティーディーケイ株式会社内 Fターム(参考) 5F083 FZ10 GA11 GA28 JA36 JA37 JA38 JA39 JA40 LA03 LA04 LA05 LA06 LA10 MA06 MA16 PR04 PR29 PR40 ZA09

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.